崗位職責(zé)：

1.負責(zé)DDR模擬方向的架構(gòu)設(shè)計，包括模擬IO性能、面積、功耗優(yōu)化；

2.負責(zé)DDR模擬子系統(tǒng)的開發(fā)和架構(gòu)優(yōu)化，實現(xiàn)DFE，DLL；

3.統(tǒng)籌DDR模擬方向前端工作，負責(zé)DDR的端到端設(shè)計，包括Spec和方案制定、關(guān)鍵模擬子系統(tǒng)開發(fā)，低功耗設(shè)計等；

4.負責(zé)DDR模擬開發(fā)團隊建設(shè)和人員能力培養(yǎng)，帶領(lǐng)團隊完成DDR模擬部分交付。

任職要求：

1.碩士10年以上DDR或者serdes工作經(jīng)驗，具有DDR5/4，LPDDR5/4x，HBM2開發(fā)經(jīng)驗者優(yōu)先；

2.精通CTLE/DFE，高精度DLL；

3.熟悉JEDEC DDR5/4標(biāo)準(zhǔn)，或者LPDDR5/4x，HBM2等標(biāo)準(zhǔn)；

4.能夠帶領(lǐng)團隊完成DDR5/LPDDR5/HBM PHY模擬開發(fā)和交付；

5.有DDR5/4量產(chǎn)經(jīng)驗優(yōu)先，熟悉PHY的lib，gds等全套數(shù)據(jù)交付流程。

6.熟悉DDR系列SI/PI