崗位內(nèi)容:
1. ASIC前端開(kāi)發(fā)崗位,負(fù)責(zé)數(shù)字電路的開(kāi)發(fā)工作。
2. 負(fù)責(zé)模塊的需求討論,并完成模塊的功能架構(gòu)、時(shí)鐘復(fù)位方案、低功耗方案制定。
3. 負(fù)責(zé)模塊的代碼編寫及自測(cè)。
4. 與團(tuán)隊(duì)成員協(xié)作,完成項(xiàng)目的設(shè)計(jì)、綜合、驗(yàn)證和測(cè)試等工作。
任職要求:
1. 具備碩士及以上學(xué)歷,電子工程、微電子等相關(guān)專業(yè)背景優(yōu)先。
2. 熟悉verilog,systemverilog語(yǔ)法,有相關(guān)模塊開(kāi)發(fā)經(jīng)驗(yàn)。
3. 熟練掌握數(shù)字電路設(shè)計(jì)原理和方法,熟悉VCS/VERDI/DC等常見(jiàn)EDA工具的使用。
4. 具備較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)和溝通能力,有較強(qiáng)的自我學(xué)習(xí)、解決問(wèn)題能力。
5. 有大規(guī)模ASIC項(xiàng)目TO經(jīng)驗(yàn)優(yōu)先