2年及以上信號處理工作經歷。

崗位職責：

A、負責雷達信號處理及數據傳輸的設計與開發(fā)。

B、功能模塊設計，包括代碼編寫、仿真、測試、維護工作。

C、模塊測試，及配合軟件及硬件設計人員進行板級調試和系統(tǒng)調試。

D、日常技術文檔編寫。

任職要求：

A、熟悉Verilog 語言，熟悉xilinx 或Altera FPGA開發(fā)環(huán)境，熟練使用Matlab。

B、熟悉高速接口，如LVDS、GTP/GTH、千兆以太網等；熟悉常用的串行接口 如SPI、UART、IIC等。

C、具有數字信號處理相關知識儲備，對DDC，DUC，雷達相關的信號處理有一定了解。

D、有一定硬件基礎，熟練使用示波器，信號源等儀器。

E、具備日常技術文檔編寫能力

福利待遇：

A、 依法繳納社保，嚴格執(zhí)行八小時工作制及法定節(jié)假日正常休息；

B、 公司提供工作餐及住宿、通信和交通補貼；

C、 由行業(yè)專家長期為員工提供知識技能培訓和高校深造渠道；

D、 公司擁有公正暢通的晉升和股權激勵制度;