400-885-9898
更新于 12月23日
智聯(lián)APPAPP
舉報(bào)

fpga研發(fā)工程師

1.8萬(wàn)-3.5萬(wàn)·14薪
  • 成都成華區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

XILINXVerilogCC++LabVIEW
職位描述：
1. 參與項(xiàng)目FPGA需求分析及FPGS概要設(shè)計(jì)
2. 完成FPGA外圍硬件電路的驗(yàn)證工作
3. 完成FPGA代碼移植、編寫(xiě)、仿真調(diào)試、驗(yàn)證工作，完成項(xiàng)目技術(shù)文檔編寫(xiě)。
4。完成產(chǎn)品的FPGA技術(shù)維護(hù)與升級(jí)，并編寫(xiě)開(kāi)發(fā)文檔。
職能：xilinx FPGA Verilog C++
任職要求：
1.了解FPGA開(kāi)發(fā)流程，對(duì)頂層設(shè)計(jì)有一定認(rèn)知、FPGA程序模塊設(shè)計(jì)等需求。
2.精通UART,i2c，SPI通信協(xié)議并能熟練在FPGA中應(yīng)用。
3.熟悉XILINX系列，并掌握常用功能電路與接口設(shè)計(jì)方法。
4.熟練使用FPGA相關(guān)開(kāi)發(fā)工具、仿真軟件。
5.具有較強(qiáng)的VERILOG語(yǔ)音代碼編寫(xiě)、閱讀和調(diào)試能力。
6.邏輯分析與時(shí)序約束分析能力
7.良好的文檔編寫(xiě)能力與習(xí)慣，能夠編寫(xiě)規(guī)范的概要和詳細(xì)的設(shè)計(jì)文檔。
8.溝通能力與團(tuán)隊(duì)合作精神
9.優(yōu)先項(xiàng)目： FPGA+ARM系統(tǒng)調(diào)試經(jīng)驗(yàn)，C語(yǔ)言， Labview
10.學(xué)歷：本科以上3年，碩士
福利：五險(xiǎn)一金/交通補(bǔ)貼/餐補(bǔ)/通信補(bǔ)貼/績(jī)效獎(jiǎng)金

工作地點(diǎn)

鋼鐵領(lǐng)域A座406、407

職位發(fā)布者

梅再發(fā)/經(jīng)理

三日內(nèi)活躍
立即溝通
公司Logo成都晟海航天通信技術(shù)有限公司
成都晟海航天通信技術(shù)有限公司，成立于2010年9月26日，注冊(cè)資本壹千萬(wàn)元。公司位于成都市成華區(qū)龍?zhí)犊偛拷?jīng)濟(jì)城華彩路26號(hào)，專業(yè)從事微波接收前端、放大器、頻率源的研制、生產(chǎn)和服務(wù)。公司始終秉持“顧客為本，以質(zhì)取勝，追求卓越、持續(xù)改進(jìn)的”質(zhì)量方針，憑借領(lǐng)先的技術(shù)、一流的設(shè)備、專業(yè)的團(tuán)隊(duì)、科學(xué)的管理以及全面質(zhì)量管理理念，將微波與數(shù)字技術(shù)完美結(jié)合，打造出質(zhì)量可靠、性能穩(wěn)定、顧客滿意的微波產(chǎn)品。抉擇大于努力，選擇晟海，選擇成功！晟海公司真誠(chéng)期待您的加盟！
公司主頁(yè)