崗位職責(zé):
1、根據(jù)集成電路原理圖完成版圖設(shè)計;
2、規(guī)劃版圖的floorplan,與電路設(shè)計工程師合作,優(yōu)化版圖確保電路性能最優(yōu)化;
3、完成版圖物理驗證,包括DRC,LVS,ERC等。
任職要求:
1、熟悉全定制設(shè)計流程的版圖設(shè)計,物理驗證,參數(shù)提取等;
2、集成電路的相關(guān)設(shè)計驗證的從業(yè)經(jīng)驗;
3、熟悉全定制設(shè)計的EDA工具,包括Cadence/Synopsys, StarRC, DRC/LVS;
4、有3D layout 經(jīng)驗,精通Wafer on wafer 工藝的layout;
5、具有良好的學(xué)習(xí)能力,溝通能力和團隊合作精神。