職位描述：

作為進迭時空CPU架構(gòu)與開發(fā)團隊的一員，你會參與面向多種應(yīng)用場景的自研RISC-V處理器內(nèi)核的建模、微架構(gòu)設(shè)計與實現(xiàn)。

1.探索最前沿的RISC-V發(fā)展與趨勢，包括RVI社區(qū)的進展、學(xué)術(shù)和工業(yè)界的成果、客戶需求的變化與趨勢，以及業(yè)界優(yōu)秀的工程實踐方法；

2.研究和歸納主流應(yīng)用和benchmark程序的特性，通過建模、仿真和原型驗證等方法分析性能瓶頸的關(guān)鍵因素，主導(dǎo)微架構(gòu)的創(chuàng)新、優(yōu)化與設(shè)計；

3.負(fù)責(zé)進迭時空RISC-V處理器內(nèi)核新feature的微架構(gòu)定義和RTL設(shè)計，參與從微架構(gòu)到RTL級實現(xiàn)的完整流程；

4.提高進迭時空RISC-V處理器內(nèi)核的功耗，性能和面積（PPA）指標(biāo)。

職位要求：

滿足任意一項：

1.計算機系統(tǒng)結(jié)構(gòu)，計算機、微電子專業(yè)、電路與系統(tǒng)、通信、人工智能等相關(guān)專業(yè)，計算機體系結(jié)構(gòu)或微電子方向有理論基礎(chǔ)扎實，具有一定工程和編碼能力，同時具備研究與創(chuàng)新能力；

2.熟悉RISC-V（或Arm）通用處理器指令集與微架構(gòu)，cache算法與微架構(gòu)，分支預(yù)測算法與微架構(gòu)等，有相關(guān)經(jīng)驗優(yōu)先；

3. 熟悉業(yè)界常用的片上互聯(lián)NoC技術(shù)和片間互聯(lián)協(xié)議，對存儲介質(zhì)有一定的研究，熟悉多核處理器Cache原理、結(jié)構(gòu)及數(shù)據(jù)一致性；

4.熟悉Gem5或其他微架構(gòu)仿真器，有建模和仿真經(jīng)驗者優(yōu)先；

5.熟悉硬件模塊的設(shè)計（Verilog, SystemVerilog,Chisel等），有CPU或DSP處理器設(shè)計或驗證經(jīng)驗優(yōu)先。

備選軟技能描述：

好奇心驅(qū)動力，良好的創(chuàng)新能力，追求工作到極致，好的團隊協(xié)作能力。