崗位職責(zé)：

1. 參與AI芯片軟硬件架構(gòu)功能劃分、SoC微架構(gòu)定義；

2. 負(fù)責(zé)和參與AI芯片SoC系統(tǒng)低功耗相關(guān)的應(yīng)用場景需求分析、控制策略及其架構(gòu)方案規(guī)劃、功耗建模、低功耗控制設(shè)計（包括PMU、DVFS、Power Domain、Power Supply、Power Sequence、Thermal收集等）、SoC TOP/Subsystem對應(yīng)UPF設(shè)計和功耗優(yōu)化；

3. 負(fù)責(zé)和參與功耗場景定義、功耗測試與數(shù)據(jù)分析、功耗評估流程規(guī)范構(gòu)建，和芯片前后端團(tuán)隊(duì)一起完成Full Chip功耗數(shù)據(jù)分析；

4. 負(fù)責(zé)和參與撰寫與SoC功耗管理相關(guān)的技術(shù)文檔；

5. 協(xié)助驗(yàn)證工程師完成SoC低功耗驗(yàn)證方案制定、功能仿真與覆蓋率收集；

6. 協(xié)助完成SoC功耗管理硬件電路物理實(shí)現(xiàn)、硅前/后芯片功耗驗(yàn)證與測試。

任職要求：

1. 具有3年及以上AI/GPGPU/GPU/CPU/DSP等芯片低功耗架構(gòu)和設(shè)計經(jīng)驗(yàn)；

2. 熟悉常用低功耗設(shè)計技術(shù)（包括但不限于Clock/Reset/Power Gating及其功能Domain劃分、DVFS、DVS、AVS、AVFS等）、UPF/CPF設(shè)計方法及其常用語法規(guī)則、低功耗策略的RTL輔助設(shè)計；

3. 具有PT/PX、PowerArtist、PowerPRO等使用經(jīng)驗(yàn)者優(yōu)先；

4. 具有AI芯片低功耗架構(gòu)設(shè)計成功流片經(jīng)驗(yàn)者優(yōu)先；

5. 精通VHDL / Verilog HDL / System Verilog中至少一種RTL語言；

6. 精通Python / Perl / Shell / TCL / Makefile中至少一種腳本語言；

7. 能夠流暢書寫和閱讀英文技術(shù)手冊；

8. 良好的溝通和團(tuán)隊(duì)合作能力，積極向上的工作態(tài)度。