崗位職責：

1. 參與AI芯片軟硬件架構(gòu)功能劃分、SoC微架構(gòu)定義；

2. 負責和參與AI芯片Debug/Trace硬件子系統(tǒng)功能需求收集、微架構(gòu)設(shè)計和接口定義（包括SoC/ Core/DDR/ PCIe/配置寄存器/Firmware等Debug功能及其Bug Trace等）、硬件邏輯及其AXI/APB/AHB接口RTL實現(xiàn)、SoC集成、Smoke測試與PPA性能調(diào)優(yōu)；

3. 負責和參與規(guī)劃、實現(xiàn)和導入Debug工具和方法，構(gòu)建完備的調(diào)試流程；

4. 負責和參與撰寫與Debug/Trace硬件子系統(tǒng)功能相關(guān)的技術(shù)文檔；

5. 協(xié)助驗證工程師完成Debug/Trace硬件驗證方案制定、功能仿真與覆蓋率收集；

6. 協(xié)助完成Debug/Trace硬件電路物理實現(xiàn)、硅前/后驗證與測試。

任職要求：

1. 具有3年及以上AI/GPGPU/GPU/CPU/DSP等芯片Debug/Trace硬件電路設(shè)計經(jīng)驗；

2. 熟悉Debug和Trace工作原理、實現(xiàn)方法、接口規(guī)范及其配套功能電路；

3. 具有ARM Coresight、Lauterbach TRACE32使用經(jīng)驗者優(yōu)先；

4. 具有硅后驗證與調(diào)試經(jīng)驗者優(yōu)先；

5. 精通VHDL / Verilog HDL / System Verilog中至少一種RTL語言；

6. 精通Python / Perl / Shell / TCL / Makefile中至少一種腳本語言；

7. 能夠流暢書寫和閱讀英文技術(shù)手冊；

8. 良好的溝通和團隊合作能力，積極向上的工作態(tài)度。