福利待遇：

1. 上班時(shí)間：做五休二 早上9：00-18：00

2. 收入水平：底薪 + 銷售提成 + 團(tuán)隊(duì)獎(jiǎng)金 + 年底分紅；

3. 晉升機(jī)會(huì)：為員工提供完善的業(yè)務(wù)培訓(xùn)體系和公平開放的職位晉升通道；

4. 福利保障：按國家標(biāo)準(zhǔn)繳納五險(xiǎn)一金、公積金，補(bǔ)充醫(yī)療保險(xiǎn)，通訊補(bǔ)貼，餐貼，員工生日、節(jié)日福利；

5. 旅游獎(jiǎng)勵(lì)：公司員工每月團(tuán)建經(jīng)費(fèi)，每年安排全員團(tuán)隊(duì)建設(shè)；

6. 年終獎(jiǎng)金：0-2個(gè)月的年終獎(jiǎng)金（按年度工作業(yè)績(jī)考評(píng)）；股權(quán)激勵(lì)：公司處于快速發(fā)展期，突出貢獻(xiàn)者有機(jī)會(huì)獲期權(quán)、股權(quán)激勵(lì)。

u 系統(tǒng)設(shè)計(jì)工程師 薪資：20-30K

崗位職責(zé)：

1） 根據(jù)項(xiàng)目需求，定義系統(tǒng)架構(gòu)；

2） 系統(tǒng)級(jí)算法建模，包括MEMS、模擬、數(shù)字功能模塊定義；

3） 配合后端工程師完成MEMS系統(tǒng)的功能及性能驗(yàn)證；

4） 配合軟件或硬件工程師完成FPGA原型驗(yàn)證及回片測(cè)試；

5） 配合設(shè)計(jì)及測(cè)試工程師完成芯片量產(chǎn)測(cè)試；

6） 撰寫系統(tǒng)架構(gòu)及相關(guān)IP文檔；

任職要求：

1） 數(shù)學(xué)、計(jì)算機(jī)、通訊工程等相關(guān)專業(yè)本科以上學(xué)歷，5年以上的ASIC相關(guān)設(shè)計(jì)經(jīng)驗(yàn)；

2） 精通Matlab/LABVIEW/Verilog HDL或System Verilog，精通數(shù)字信號(hào)處理；

3） 熟悉Linux/Unix環(huán)境，熟悉Perl、Python、TCL腳本語言；

4） 具有良好的英文讀寫能力，熟悉MEMS系統(tǒng)者優(yōu)先；

5） 具有開拓創(chuàng)新精神、樂于迎接挑戰(zhàn)和良好的團(tuán)隊(duì)合作精神。