工作內(nèi)容：
1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.芯片或IP仿真驗(yàn)證環(huán)境的開(kāi)發(fā)和維護(hù)；
3.編寫腳本，創(chuàng)建test cases, 仿真/debug；
4.完成覆蓋率分析以及驗(yàn)證完備性檢查。
任職資格：
1.碩士及以上學(xué)歷，微電子、電子工程等相關(guān)專業(yè)；
2.熟練掌握verilog/system verilog硬件描述語(yǔ)言，熟悉tcl,shell,python等腳本語(yǔ)言；
3.熟悉驗(yàn)證方法學(xué)，有較強(qiáng)的分析能力和動(dòng)手能力；
4.熟悉C/C++，具備基礎(chǔ)的代碼閱讀及調(diào)試能力；
5.熟練使用仿真及調(diào)試相關(guān)EDA工具，如VCS、Verdi等；
6.積極主動(dòng)，學(xué)習(xí)能力強(qiáng)，樂(lè)于分享，具備良好的溝通能力和團(tuán)隊(duì)合作精神。