該崗位可投遞簡歷至北京&西安&石家莊&長春公司,四個區(qū)域選擇哈!??!
任職資格:
1、統(tǒng)招本科及以上學(xué)歷,4年以上同崗位技術(shù)開發(fā)經(jīng)驗(本行業(yè)優(yōu)先);
2、精通FPGA芯片特性,精通verilog語言;
3、在器件資源估算、RTL編碼、仿真調(diào)試、時序約束方面有較深造詣,開發(fā)設(shè)計經(jīng)驗豐富。
4、熟練使用設(shè)計、辦公軟件。有一定的設(shè)計文檔編寫水平,良好的英文閱讀能力。
5、熟悉RapidIO、PCIe、DDR3等高速接口者優(yōu)先。
崗位JD:
1、根據(jù)要求,參與系統(tǒng)需求分析、系統(tǒng)概要設(shè)計工作,負(fù)責(zé)FPGA邏輯概要設(shè)計及詳細(xì)設(shè)計文檔。
2、根據(jù)要求,設(shè)計、開發(fā)、調(diào)試、維護(hù)、管理符合功能、性能要求的產(chǎn)品FPGA邏輯設(shè)計。
3、參與解決各種邏輯設(shè)計技術(shù)問題,參與分析與FPGA邏輯設(shè)計相關(guān)的硬件板卡或系統(tǒng)的故障原因。
4、參與編寫和評審FPGA邏輯設(shè)計規(guī)范,對其他FPGA設(shè)計進(jìn)行評審。
5、規(guī)劃并編寫FPGA邏輯設(shè)計方面專利并協(xié)助進(jìn)行申報。
雙休 年終獎 餐補(bǔ) 帶薪年假 五險一金 節(jié)日福利及購物卡 生日卡 體檢卡等福利齊全