更新于 1月1日

DRAM版圖設計工程師

2.5萬-5萬·15薪
  • 北京通州區(qū)
  • 5-10年
  • 本科
  • 全職
  • 招1人

職位描述

模擬版圖設計模數混合版圖設計
職責描述:
1.根據集成電路原理圖完成版圖設計;
2.規(guī)劃版圖的floorplan,與電路設計工程師合作,優(yōu)化版圖確保電路性能優(yōu)化;
3.完成版圖物理驗證,包括DRC,LVS,ERC等。
任職資格:
1.熟悉全定制設計流程的版圖設計,物理驗證,參數提取等;
2.集成電路的相關設計驗證的從業(yè)經驗;
3.熟悉全定制設計的EDA工具,包括Cadence/Synopsys, StarRC, DRC/LVS;
4.具有良好的學習能力,溝通能力和團隊合作精神。

工作地點

京東貝科技園(西南門)

職位發(fā)布者

王雅璇/HR

三日內活躍
立即溝通
公司Logo北京超弦存儲器研究院
北京超弦存儲器研究院于2020年9月在北京經濟技術開發(fā)區(qū)成立。作為產學研合作平臺,研究院聚焦國際先進的存儲器技術研發(fā)和高端人才培養(yǎng),致力于實現國產存儲器芯片制造技術的持續(xù)迭代,努力成長為世界存儲器芯片的技術創(chuàng)新高地。研究院的研究方向集中于DRAM制造技術的尺寸微縮,在DRAM新架構、新材料、新工藝、先進封裝、先進光刻技術、近存計算和高帶寬存儲等領域,對未來DRAM量產技術可能存在的主要路徑開展系統(tǒng)的工藝研發(fā)和設計-制造協(xié)同優(yōu)化。目前主要的研究項目包括4F2垂直圍柵晶體管動態(tài)隨機存儲器、銦鎵鋅氧場效應晶體管動態(tài)隨機存儲器、橫向堆疊單元存儲器、垂直圍柵晶體管磁存儲器等基于新器件結構的存儲器制造技術;基于混合鍵合技術的高帶寬存儲器芯片和近存計算、存內計算等芯片的設計和制造;以及先進DRAM制造中的關鍵光刻技術和設計技術方法學研究等。研究院擁有12英寸先進DRAM研發(fā)所需的硬件條件,包括傳統(tǒng)的1X DRAM全流程基礎工藝和一系列由特種裝備構成的短流程特色工藝;設計制造協(xié)同優(yōu)化所需的軟件平臺;以及具有豐富的芯片工藝和設計研發(fā)經驗的技術團隊。研究院與清華大學、北京大學、中國科學院微電子研究所等國內外領先的高校院所和集成電路行業(yè)領軍企業(yè)建立了緊密的合作關系,開展基于項目的研發(fā)合作。同時,研究院與上述三家院所在人才聯(lián)合培養(yǎng)方面開展了系統(tǒng)而緊密的合作,為產業(yè)研究生的培養(yǎng)提供了研發(fā)和實訓平臺。
公司主頁