崗位職責(zé)：
1、 負(fù)責(zé)模塊或頂層從Netlist到GDS2的物理實(shí)現(xiàn), 包括Floorplan, Place, CTS, Route；
2、負(fù)責(zé)模塊或頂層的IR/EM分析，DRC/LVS/ESD等；
3、負(fù)責(zé)模塊或頂層的時(shí)序收斂，形式驗(yàn)證，低功耗檢查，功耗分析等;
4、協(xié)助完成前后端數(shù)據(jù)交付檢查；
5、具備常見(jiàn)問(wèn)題的分析與解決能力；
6、具備先進(jìn)工藝的后端流程開(kāi)發(fā)和優(yōu)化者優(yōu)先；
7、具備良好的英語(yǔ)讀寫(xiě)能力，良好的溝通能力和團(tuán)隊(duì)合作精神；
任職要求：
1、本科及以上學(xué)歷，微電子學(xué)／集成電路/計(jì)算機(jī)／電子工程／通信工程等相關(guān)專業(yè)；
2、3年以上的芯片數(shù)字后端設(shè)計(jì)項(xiàng)目經(jīng)驗(yàn)（必要條件）
3、熟悉 P&R后端工具5/7/12/22/28 nm工藝節(jié)點(diǎn)，完成過(guò)相關(guān)工藝的流片；
4、熟練使用Cadence/Synopsys的P&R工具，STA/PV signoff 工具；
5、具備模塊級(jí)或全芯片級(jí)從Netlist到GDS2的整個(gè)后端流程Tapout經(jīng)驗(yàn)（Floorplaning, Power，Planning, Placement & Optimization, CTS，Routing，ECO，RC/Spef，STA）；
6、熟悉STA靜態(tài)時(shí)序分析及低功耗設(shè)計(jì)與分析；
7、具備大規(guī)模復(fù)雜SOC芯片后端設(shè)計(jì)經(jīng)驗(yàn)；做過(guò)cpu/ddr等模塊優(yōu)先考慮；
8、熟練使用Tcl/Perl/Shell等常用腳本語(yǔ)言；